在AI技术浪潮的推动下，半导体行业正经历前所未有的变革。芯片设计验证环节长期存在的效率瓶颈，成为制约行业发展的关键因素。传统验证方式高度依赖人工操作，工程师需要耗费大量时间编写测试用例、调试错误，导致项目延期和成本超支现象频发。据2024年西门子与威尔逊研究集团联合发布的报告显示，高工艺复杂芯片的首次流片成功率仅14%，验证环节消耗的人力与时间占比超过60%。
面对行业痛点，由东南大学副教授王翕领衔的创业团队"智维创芯"提出创新解决方案。该团队依托国家集成电路设计自动化技术创新中心的技术积累，于2025年5月推出全球首款数字芯片验证领域大模型智能体"ChatDV"。这款产品通过整合测试生成、断言生成、参考模型构建和自动调试四大核心功能，将芯片开发效率提升超10倍，开发周期缩短50%，成本降低33%。目前已在多家头部企业实现商业化落地，并与中电科集团、芯华章等达成深度合作。
技术突破的背后是独特的研发路径。团队采用"AI for EDA"技术路线，通过构建"AI大模型+数据飞轮"体系，解决芯片验证领域的数据稀缺难题。联合创始人江哲指出，传统EDA工具擅长确定性分析，但难以处理设计规格、硬件代码等专业场景；通用大模型虽具备语言生成能力，却缺乏芯片领域专业知识。智维创芯通过自有代码库和验证经验，训练生成海量高质量数据，形成可持续迭代的闭环系统。
产品架构设计凸显工程化思维。ChatDV包含四大功能模块：iTest模块可在10分钟内完成传统需1.5人月的测试激励生成；iSVA模块将复杂断言开发周期从3天压缩至数小时；iModel模块的参考模型通过率较通用模型提升1.69至4.89倍；iDebug模块的错误修复率达89%，复杂场景下修复效率提升4.28倍。这些模块共同构成完整的验证闭环，实现从内容生成到结果反馈的自动化流程。
商业化布局展现多元策略。针对不同规模企业需求，智维创芯提供三种服务模式：大型企业可本地部署Agent大模型按License收费；中小企业适用"硬件+软件"一体机方案；同时提供定制化IP验证服务。教育版产品的免费试用策略已吸引数十家企业参与反馈，为构建品牌认知奠定基础。这种分层服务体系，有效覆盖了从初创公司到行业巨头的全链条需求。
技术演进路线图清晰可见。在实现模块级验证自动化后，团队正推进IP级自动验证研发。其开发的ChatCPU已实现4发射乱序多发处理器11级流水，复杂度超400万门，并在经典RISCV-V处理器中发现十余个未被检测的功能缺陷。未来三年计划逐步实现子系统级智能生成和SoC级一键流片，最终达成"芯片一键生成"的终极目标。
产业生态构建初见成效。核心团队汇聚东南大学、清华大学、香港城市大学等顶尖高校人才，涵盖集成电路、EDA、大模型等多个领域。联合创始人王心泽来自清华大学图灵奖实验室，师从图灵奖得主David Patterson院士，专注AI大模型工程化落地。团队还获得香港城市大学关楠教授、EDA国创中心杨军教授等专家的技术支持，形成产学研协同创新网络。
在王翕看来，芯片行业的未来将呈现高度碎片化特征，自动化开发能力将成为企业核心竞争力。智维创芯正通过"用AI设计芯片-反哺AI训练"的正向循环，构建技术护城河。这种创新模式不仅可能重构行业格局，更为AI与芯片的协同发展开辟新路径。随着技术持续突破，一个由AI驱动的芯片设计新时代正在到来。
